TSMC, 2030 yılında High-NA EUV litografisine geçiyor; bu karar, 0,55 sayısal açıklığa sahip ASML tarayıcılarının mevcut 0,33 NA sistemlerin 13 nanometrelik çözünürlük sınırını 8 nanometreye indirmesiyle şekillendi. Yaklaşık 400 milyon dolar maliyete sahip bu sistemler, ilk etapta 15,24 x 15,24 santimetrelik klasik fotomaskelerle çalışacak; ancak pozlama alanı yarıya düştüğü için büyük yapay zeka hızlandırıcıları, chiplet tasarımları veya dikiş yöntemiyle üretilecek. Şirket, 2031’de 15,24 x 30,48 santimetrelik yeni maske standardına geçerek 2033’e kadar bu altyapıyı gelişmiş düğümlere tamamen entegre etmeyi planlıyor.
Bu geçişin ilk durağı, 2030’da devreye girmesi beklenen A10 veya A11 düğümü olacak; TSMC, 2029 için planlanan A12 ve A13’te hâlâ mevcut Low-NA EUV altyapısını kullanacağını doğruladı. 8 nanometrelik çözünürlük, transistör yoğunluğundaki artışın yalnızca yüzde 6’da kaldığı A13’ten sonraki mimarilerde zorunlu hale geliyor. Öte yandan Intel’in 1 milyon plaka üretim eşiğini aşması, TSMC’nin zamanlamasını rekabet açısından kritik kılıyor; fotomaske boyutlarının büyümesi ise EDA yazılımlarından maske yazıcılarına kadar tüm ekosistemi yeniden şekillendirecek.
High-NA EUV’nin Optik Sıçraması ve Fotomaske Devrimi
0,55 sayısal açıklığa sahip High-NA EUV tarayıcıları, 0,33 NA Low-NA sistemlerin 13 nanometrelik çözünürlüğünü 8 nanometreye indiriyor; bu fark, bir mikroskop merceğinin odak derinliğindeki keskinlik artışı gibi, transistör kanallarının tek pozlamada desenlenmesini sağlıyor. 400 milyon dolarlık bu sistemler, ASML’nin devasa vakum odalarında ışığın 10 ayna üzerinden yansıtılarak maskeden plakaya taşındığı bir optik labirent oluşturuyor.
Ancak bu optik üstünlük, pozlama alanını yarıya düşürüyor: geleneksel 15,24 x 15,24 santimetrelik fotomaskelerle çalışan High-NA tarayıcılar, 15,24 x 30,48 santimetrelik yeni maskeleri gerektiriyor. TSMC, 2030’da mevcut kare maskelerle üretime başlayıp 2031’de dikdörtgen maskeler için pilot hat kuracak; bu geçiş, maske yazıcılarından EDA yazılımlarına kadar tüm LSI üretim ekosistemini yeniden şekillendiriyor.
- 0,55 NA optik düzenek, tek pozlamada 8 nanometre çözünürlüğe inerek Low-NA sistemlerin 13 nanometrelik sınırını aşıyor
- 15,24 x 15,24 santimetrelik fotomaskelerle pozlama alanı yarıya düşüyor; büyük yapay zeka hızlandırıcıları için dikiş (stitching) veya çoklu yonga (chiplet) tasarımı gerekiyor
- 15,24 x 30,48 santimetrelik yeni maske standardı, pozlama alanını iki katına çıkararak 2033’te gelişmiş düğüm üretimine tam entegre edilecek
- ASML öncülüğündeki maske boyutu dönüşümü, EDA yazılımlarından maske yazıcılarına kadar tüm LSI ekosistemini yenilenmeye zorluyor
2030 Yol Haritası: A10/A11 Düğümleri ve Ekosistem Dönüşümü
TSMC, 2029’daki A12 ve A13 düğümlerinde hâlâ Low-NA EUV kullanacak; A13’ün A14’e kıyasla transistör yoğunluğundaki yalnızca yüzde 6’lık artış, 2030’da devreye girecek A10 veya A11 mimarisinin High-NA EUV’ye geçişini hızlandırıyor. 400 milyon dolarlık bu tarayıcılar, tıpkı bir orkestra şefinin devasa enstrümanları yönetmesi gibi, fabrikadaki temiz odaların sessizliğinde 8 nanometrelik desenleri plakalara işleyecek.
Intel’in aynı donanımlarla 1 milyon plaka eşiğini aşması, TSMC’nin 2030 takvimindeki rekabet baskısını somutlaştırıyor; şirket, 2031’de 15,24 x 30,48 santimetrelik maskelerle pilot hat kurup 2033’te bu standardı gelişmiş düğüm üretimine tamamen entegre etmeyi planlıyor. Bu dönüşüm, LSI üretimindeki fotorezist kaplamadan metrolojiye kadar her katmanı yeniden kalibre ederken, TSMC’nin 2030 Yılında High-NA EUV Litografisine Geçiyor olması, 0,33 NA Low-NA sistemlerin 13 nanometrelik çözünürlük sınırını geride bırakıyor.
- 2030: Klasik 15,24 x 15,24 santimetre maskelerle High-NA seri üretim başlangıcı
- 2031: 15,24 x 30,48 santimetre maskeleri kullanan pilot hattın devreye alınması
- 2033: Yeni maske standardının gelişmiş düğüm üretimine tam entegrasyonu
- Intel’in High-NA EUV’de 1 milyon plaka eşiğini aşması, TSMC’nin A10/A11 düğümlerindeki zamanlamasını yakından etkiliyor
TSMC, 2030 yılında High-NA EUV litografisine geçerek yarı iletken üretiminde çözünürlük sınırlarını zorlayacak. Bu teknoloji, mevcut EUV sistemlerine kıyasla daha ince devre hatları çizerek, işlemci performansında belirgin bir sıçrama ve enerji tüketiminde gözle görülür bir düşüş sağlayacak.
